Pag-unawa sa 555 timer ic

Ang 555 Timer IC ay isa sa karaniwang ginagamit na IC sa mga mag-aaral at libangan. Maraming mga application ng IC na ito, na ginagamit bilang mga vibrator tulad ng, ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR, at BISTABLE MULTIVIBRATOR. Maaari mong makita dito ang ilang mga circuit batay sa 5555 IC. Saklaw ng tutorial na ito ang iba't ibang mga aspeto ng 555 Timer IC at ipinapaliwanag ang pagtatrabaho nito sa mga detalye. Hinahayaan munang maunawaan kung ano ang mga astable, monostable at bistable vibrator.

ASTABLE MULTIVIBRATOR

Nangangahulugan ito na walang magiging matatag na antas sa output. Kaya't ang output ay magiging swing sa pagitan ng mataas at mababa. Ang character na ito ng hindi matatag na output ay ginagamit bilang output ng orasan o parisukat na alon para sa maraming mga application.

MONOSTABLE MULTIVIBRATOR

Nangangahulugan ito na magkakaroon ng isang matatag na estado at isang hindi matatag na estado. Ang matatag na estado ay maaaring mapili alinman sa mataas o mababa ng gumagamit. Kung ang matatag na output ay napili mataas, pagkatapos ay laging sinusubukan ng timer na ilagay ang mataas sa output. Kaya't kapag naibigay ang isang nakakagambala, bumababa ang timer sa isang maikling panahon at dahil ang mababang estado ay hindi matatag na ito ay napupunta mataas pagkatapos ng oras na iyon. Kung ang matatag na estado ay pinili na mababa, na may makagambala ang output ay napupunta mataas para sa isang maikling panahon bago bumaba.

BISTABLE MULTIVIBRATOR

Nangangahulugan ito na ang parehong mga estado ng output ay matatag. Sa bawat pagkagambala ang output ay nagbabago at mananatili doon. Halimbawa ang output ay itinuturing na mataas ngayon na may pagkagambala bumababa ito at mananatili itong mababa. Sa susunod na pagkagambala ay mataas ito.

Mga Mahahalagang CharacterPress ng 555 Timer IC

Ang NE555 IC ay isang 8 pin na aparato. Ang mahalagang katangian ng elektrikal ng timer ay hindi ito dapat patakbuhin sa itaas ng 15V, nangangahulugan ito na ang pinagmulan ng boltahe ay hindi maaaring mas mataas sa 15v. Pangalawa, hindi kami maaaring gumuhit ng higit sa 100mA mula sa maliit na tilad. Kung hindi sundin ang mga ito, ang IC ay masusunog at masisira.

Paggawa ng Paliwanag

Karaniwang binubuo ng timer ang dalawang pangunahing mga bloke ng gusali at ang mga ito ay:

1. Mga Kumpara (dalawa) o dalawang op-amp

2. Isang SR flip-flop (itakda ang reset flip-flop)

Tulad ng ipinakita sa nasa itaas na pigura mayroon lamang dalawang mahahalagang bahagi sa timer, ang mga ito ay kumpara at flip-flop. Hinahayaan nating maunawaan kung ano ang mga kumpare at flip flop.

Mga Comparator: ang kumpare ay isang aparato lamang na ihinahambing ang mga voltages sa mga terminal ng pag-input (inverting (- VE) at mga non-inverting (+ VE) na mga terminal). Kaya depende sa pagkakaiba sa positibong terminal at negatibong terminal sa input port, natutukoy ang output ng kumpare.

Halimbawa isaalang-alang ang positibong input ng boltahe ng terminal na + 5V at ang negatibong input ng boltahe ng terminal ay + 3V. Ang pagkakaiba ay, 5-3 = + 2v. Dahil positibo ang pagkakaiba nakuha namin ang positibong boltahe ng rurok sa output ng kumpare.

Para sa isa pang halimbawa, kung ang positibong boltahe ng terminal ay + 3V at ang negatibong pag-input ng boltahe ng terminal ay + 5V. Ang pagkakaiba ay + 3- + 5 = -2V, dahil ang pagkakaiba ng boltahe ng pag-input ay negatibo. Ang output ng kumpare ay magiging negatibong boltahe ng rurok.

Kung para sa isang halimbawa isaalang-alang ang positibong input terminal bilang INPUT at ang negatibong terminal ng pag-input bilang Sanggunian tulad ng ipinakita sa itaas na pigura. Kaya't ang pagkakaiba ng boltahe sa pagitan ng INPUT at REFERNCE ay positibo nakakakuha kami ng positibong output mula sa kumpare. Kung ang pagkakaiba ay negatibo pagkatapos ay makakakuha kami ng negatibo o ground sa output ng kumpara.

Flip-Flop: Ang flip-flop ay isang memory cell, maaari itong mag-imbak ng isang piraso ng data. Sa pigura maaari nating makita ang talahanayan ng katotohanan ng SR flip-flop.

Mayroong apat na estado sa isang flip-flop para sa dalawang mga input; subalit kailangan nating maunawaan ang dalawang estado lamang ng flip-flop para sa kasong ito.

S	R	Q	Q '(Q bar)
0	1	0	1
1	0	1	0

Ngayon tulad ng ipinapakita sa talahanayan, para sa itinakda at i-reset ang mga input nakukuha namin ang kani-kanilang mga output. Kung mayroong isang pulso sa itinakdang pin at isang mababang antas sa pag-reset, pagkatapos ay i-store ng flip-flop ang halaga ng isa at naglalagay ng mataas na lohika sa Q terminal. Ang estado na ito ay nagpapatuloy hanggang ang pag-reset ng pin ay nakakakuha ng isang pulso habang ang itinakdang pin ay may mababang lohika. Ire-reset nito ang flip-flop kaya't ang output Q ay bumababa at nagpapatuloy ang estado na ito hanggang sa maitakda muli ang flip-flop.

Sa pamamagitan ng ganitong paraan ang flip-flop ay nag-iimbak ng kaunting data. Narito ang isa pang bagay ay ang Q at Q bar ay palaging kabaligtaran.

Sa isang timer ang kumpare at flip-flop ay pinagsasama.

Isaalang-alang ang 9V na ibinibigay sa timer, dahil sa boltahe na divider na nabuo ng resistor network sa loob ng timer tulad ng ipinakita sa block diagram; magkakaroon ng boltahe sa mga pin ng kumpara. Kaya't dahil sa boltahe na divider network magkakaroon kami ng + 6V sa negatibong terminal ng isang kumpara. At + 3V sa positibong terminal ng pangalawang kumpara.

Ang isa pang bagay ay ang tagapaghambing isang output ay konektado upang i-reset ang pin ng flip-flop, kaya't ang kumpara ang isang output ay mataas mula sa mababa pagkatapos ay i-reset ang flip-flop. At sa kabilang banda ang pangalawang output ng kumpara ay konektado upang itakda ang pin ng flip-flop, kaya kung ang pangalawang output ng kumpara ay mataas mula sa mababa ang mga flip-flop set at nag-iimbak ng ISA.

Ngayon kung maingat nating sinusunod, para sa isang boltahe na mas mababa sa + 3V sa gatong pin (negatibong pag-input ng pangalawang kumpare), ang output ng kumpara ay bumababa mula sa mataas tulad ng tinalakay nang mas maaga. Itinatakda ng pulso na ito ang flip-flop at nag-iimbak ito ng isang halaga.

Ngayon kung maglalapat kami ng boltahe na mas mataas sa + 6V sa threshold pin (positibong input ng isang kumpara sa isa), ang output ng kumpara ay mula sa mababa hanggang sa mataas. Ang pulso na ito ay na-reset ang flip-flop at ang flip-flip store na zero.

Ang isa pang bagay na nangyayari sa panahon ng pag-reset ng flip-flop, kapag ito ay nag-reset ang debit pin ay konektado sa lupa habang nakabukas ang Q1. Ang Q1 transistor ay nakabukas dahil ang Qbar ay mataas sa pag-reset at konektado sa Q1 base.

Sa pagsasaayos ng hindi matalino ang capacitor na konektado dito ay nagpapalabas sa oras na ito at sa gayon ang output ng timer ay magiging mababa sa oras na ito. Sa pagsasaayos na hindi maihahatid ang oras sa panahon ng pagsingil ng kapasitor ang boltahe ng pin na nag-trigger ay mas mababa sa + 3V at sa gayon ang flip-flop ay mag-imbak ng isa at ang output ay magiging mataas.

Sa isang astable na pagsasaayos tulad ng ipinakita sa pigura, Ang dalas ng output signal ay nakasalalay sa RA, RB resistors at capacitor C. Ang equation ay ibinibigay bilang, Dalas (F) = 1 / (Oras ng oras) = ​​1.44 / ((RA + RB * 2) * C).

Narito ang RA, RB ay mga halaga ng paglaban at ang C ay halaga ng capacitance. Sa pamamagitan ng paglalagay ng mga halaga ng paglaban at kapasidad sa itaas ng equation nakukuha natin ang dalas ng output square wave.

Ang oras ng mataas na Antas ng lohika ay ibinibigay bilang, TH = 0.693 * (RA + RB) * C

Ang oras ng Mababang Antas ng lohika ay ibinibigay bilang, TL = 0.693 * RB * C

Ang ratio ng tungkulin ng output square wave ay ibinibigay bilang, Duty Cycle = (RA + RB) / (RA + 2 * RB).

555 Timer Pin Diagram at Mga Paglalarawan

Ngayon tulad ng ipinakita sa pigura, mayroong walong mga pin para sa isang 555 Timer IC na katulad, 1. Lupa

2. Pag-trigger.

3. Output.

4. I-reset.

5. Kontrolin

6. Tesheshold.

7. Paglabas

8. Kapangyarihan o Vcc

Pin 1. Ground: Ang pin na ito ay walang espesyal na pagpapaandar kung ano man. Ito ay konektado sa lupa tulad ng dati. Upang gumana ang timer, ang pin na ito ay dapat at dapat na konektado sa lupa.

Pin 8. Power o VCC: Ang pin na ito ay wala ring espesyal na pagpapaandar. Ito ay konektado sa positibong boltahe. Upang gumana ang timer upang gumana, ang pin na ito ay dapat na konektado sa positibong boltahe ng saklaw + 3.6v hanggang + 15v.

Pin 4. I-reset: Tulad ng tinalakay nang mas maaga, mayroong isang flip-flop sa timer chip. Kinokontrol ng output ng flip-flop ang output ng chip sa pin3 nang direkta.

Ang pag-reset ng pin ay direktang konektado sa MR (Master Reset) ng flip-flop. Sa pagmamasid maaari nating obserbahan ang isang maliit na bilog sa MR ng flip-flop. Ang bubble na ito ay kumakatawan sa MR (Master Reset) na pin ay aktibong LOW trigger. Nangangahulugan iyon para sa flip-flop upang mai-reset ang boltahe ng pin ng MR ay dapat pumunta mula sa TAAS hanggang sa Mababang. Sa pamamagitan ng hakbang na ito pabagsik na lohika, ang flip-flop ay mahirap mabababa sa LOW. Kaya't ang output ay napapababa, hindi alintana ang anumang mga pin.

Ang pin na ito ay konektado sa VCC para sa flip-flop upang huminto mula sa hard reset.

Pin 3. OUTPUT: Ang pin na ito ay wala ring espesyal na pagpapaandar. Ang pin na ito ay iginuhit mula sa pagsasaayos ng PUSH-PULL na nabuo ng mga transistor.

Ang pagsasaayos ng push pull ay ipinapakita sa figure. Ang mga base ng dalawang transistors ay konektado sa flip-flop output. Kaya't kapag lumitaw ang mataas na lohika sa output ng flip-flop, ang NPN transistor ay nakabukas at ang + V1 ay lilitaw sa output. Kapag lumitaw ang lohika sa output ng flip-flop ay mababa, ang transistor ng PNP ay nakabukas at ang output na hinila pababa sa lupa o –V1 ay lilitaw sa output.

Kaya kung paano ginagamit ang pagsasaayos ng push-pull upang makakuha ng square wave sa output ng control logika mula sa flip-flop. Ang pangunahing layunin ng pagsasaayos na ito ay upang maibalik ang pag-load pabalik. Sa gayon ang flip-flop ay malinaw naman na hindi makapaghatid ng 100mA sa output.

Sa ngayon ay tinalakay namin ang mga pin na hindi binabago ang kondisyon ng output sa anumang kundisyon. Ang natitirang apat na pin ay espesyal dahil natutukoy nila ang output na estado ng timer chip, tatalakayin namin ang bawat isa sa kanila ngayon.

Pin 5. Conrol Pin: Ang control pin ay konektado mula sa negatibong input pin ng isang kumpara.

Isaalang-alang para sa isang kaso ang boltahe sa pagitan ng VCC at GROUND ay 9v. Dahil sa divider ng boltahe sa maliit na tilad tulad ng sinusunod sa figure3 ng pahina8, Ang boltahe sa control pin ay magiging VCC * 2/3 (para sa VCC = 9, pin boltahe = 9 * 2/3 = 6V).

Ang pagpapaandar ng pin na ito upang bigyan ang gumagamit ng direktang kontrol sa unang kumpare. Tulad ng ipinakita sa itaas na pigura ang output ng isang kumpara sa isa ay pinakain sa pag-reset ng flip-flop. Sa pin na ito maaari kaming maglagay ng ibang boltahe, sabihin kung ikonekta natin ito sa + 8v. Ngayon kung ano ang mangyayari ay, ang boltahe ng THRESHOLD pin ay dapat umabot sa + 8V upang i-reset ang flip-flop at i-drag ang output pababa.

Para sa normal na kaso, ang V-out ay bababa kapag ang capacitor ay nakakakuha ng singil hanggang sa 2 / 3VCC (+ 6V para sa 9V supply). Ngayon dahil inilagay namin ang isang iba't ibang boltahe sa control pin (kumpara sa isang negatibo o i-reset ang kumpare).

Dapat sisingilin ang capacitor hanggang sa maabot ng boltahe nito ang boltahe ng control pin. Dahil sa lakas na ito ng pagsingil ng kapasitor, ang oras ng pag-on at i-off ang oras ng mga pagbabago sa signal. Kaya't ang output ay nakakaranas ng ibang pag-on sa punit na rasyon.

Karaniwan ang pin na ito ay hinila pababa gamit ang isang kapasitor. Upang maiwasan ang hindi ginustong pagkagambala ng ingay sa pagtatrabaho.

Pin 2. TRIGGER: Ang Trigger pin ay na-drag mula sa negatibong input ng kumpare na dalawa. Ang dalawang output ng kumpara ay konektado sa SET pin ng flip-flop. Sa kumpare ng dalawang output na mataas nakakakuha kami ng mataas na boltahe sa output ng timer. Kaya't masasabi nating kinokontrol ng trigger pin ang output ng timer.

Ngayon narito kung ano ang dapat na obserbahan ay, mababang boltahe sa gatilyo pin pinipilit ang output boltahe mataas, dahil ito ay sa baligtad input ng ikalawang kumpara. Ang boltahe sa gatilyo pin ay dapat pumunta sa ibaba VCC * 1/3 (na may VCC 9v tulad ng ipinapalagay, VCC * (1/3) = 9 * (1/3) = 3V). Kaya ang boltahe sa gatilyo pin ay dapat pumunta sa ibaba 3V (para sa isang supply ng 9v) para sa output ng timer upang maging mataas.

Kung ang pin na ito ay konektado sa lupa, ang output ay palaging mataas.

Pin 6. THRESHOLD: Tinutukoy ng boltahe ng threshold pin kung kailan i-reset ang flip-flop sa timer. Ang pin ng threshold ay iginuhit mula sa positibong input ng kumpara1.

Narito ang pagkakaiba ng boltahe sa pagitan ng THRESOLD pin at CONTROL pin na tumutukoy sa output ng kumpara 2 at sa gayon ang pag-reset ng lohika. Kung ang pagkakaiba ng boltahe ay positibo ang flip-flop ay nai-reset at ang output ay magiging mababa. Kung ang pagkakaiba sa negatibo, ang lohika sa SET pin ay tumutukoy sa output.

Kung ang control pin ay bukas. Pagkatapos ang isang boltahe na katumbas o mas malaki kaysa sa VCC * (2/3) (ie6V para sa isang supply ng 9V) ay i-reset ang flip-flop. Kaya't ang output ay bumababa.

Kaya maaari nating tapusin na tinutukoy ng THRESHOLD pin boltahe kung kailan dapat bumaba ang output, kapag bukas ang control pin.

Pin 7. DISCHARGE: Ang pin na ito ay iginuhit mula sa bukas na kolektor ng transistor. Dahil ang transistor (kung saan kinuha ang pin ng paglabas, Q1) nakuha ang base nito na konektado sa Qbar. Tuwing bumababa ang ouput o na-reset ang flip-flop, ang debit pin ay hinihila sa lupa. Dahil ang Qbar ay magiging mataas kapag ang Q ay mababa, Kaya't ang transistor Q1 ay nagiging ON habang ang base ng transistor ay nakakuha ng lakas.

Karaniwang pinapalabas ng pin na ito ang capacitor sa ASTABLE config, kaya't ang pangalang DISCHARGE.