- Ano ang isang Counter?
- Ano ang Asynchronous?
- Asynchronous Counter
- Asynchronous Truncated Counter at Decade Counter
- Timing Diagram ng Asynchronous Decade Counter at ang Truth Table nito
- Lumilikha ng Asynchronous Counter, Halimbawa, at Kakayahang magamit
- Mga Divider ng Dalas
- Mga Kalamangan at Kalamangan ng Asynchronous Counter
Ano ang isang Counter?
Ang counter ay isang aparato na maaaring bilangin ang anumang partikular na kaganapan batay sa kung gaano karaming beses nangyari ang mga partikular na (mga) kaganapan. Sa isang digital na sistema ng lohika o mga computer, maaaring mabilang at maiimbak ng counter ang bilang ng oras ng anumang partikular na kaganapan o proseso na naganap, depende sa isang signal ng orasan. Karamihan sa mga karaniwang uri ng counter ay sunud-sunod na digital logic circuit na may isang solong input ng orasan at maraming output. Ang mga output ay kumakatawan sa mga binary o binary na naka-code na decimal na numero. Ang bawat pulso ng orasan ay maaaring dagdagan ang bilang o bawasan ang numero.
Ano ang Asynchronous?
Ang Asynchronous ay nangangahulugang kawalan ng pagsabay. Isang bagay na wala o nangyayari nang sabay. Sa computing o telecommunication stream, ang Asynchronous ay nangangahulugang kontrolin ang oras ng operasyon sa pamamagitan lamang ng pagpapadala ng pulso kapag nakumpleto ang nakaraang operasyon kaysa sa pagpapadala nito sa mga regular na agwat.
Asynchronous Counter
Ngayon naintindihan namin na kung ano ang kontra at kung ano ang kahulugan ng salitang Asynchronous . Ang isang Asynchronous counter ay maaaring mabilang gamit ang Asynchronous input ng orasan. Ang mga counter ay madaling gawin gamit ang flip-flop. Tulad ng bilang ay nakasalalay sa signal ng orasan, sa kaso ng isang Asynchronous counter, ang pagbabago ng mga bits ng estado ay ibinibigay bilang signal ng orasan sa mga kasunod na flip-flop. Ang mga Flip-flop na iyon ay magkakaugnay na magkakaugnay, at ang pulso ng orasan ay gumagalaw sa counter. Dahil sa pulso ng ripple clock, madalas itong tinatawag na ripple counter. Ang isang Asynchronous counter ay maaaring bilangin ang 2 n - 1 posibleng mga bilang ng estado.
Asynchronous Truncated Counter at Decade Counter
Tulad ng isang maximum na numero ng output para sa mga Asynchronous counter tulad ng MOD-16 na may resolusyon na 4-bit, mayroon ding mga posibilidad na gumamit ng pangunahing Asynchronous counter sa isang pagsasaayos na ang bilang ng estado ay magiging mas mababa sa kanilang maximum na numero ng output. Ang mga counter ng Modulo o MOD ay isa sa mga uri ng mga counter. Ang pagsasaayos na ginawa sa isang paraan na ang counter ay mai-reset ang sarili nito sa zero sa isang paunang naka-configure na halaga at may pinutol na mga pagkakasunud-sunod.
Kaya, kung ang isang counter na may tukoy na bilang ng mga resolusyon (n-bit Resolution) na bibilangin ay tinawag bilang buong counter ng pagkakasunud-sunod at sa kabilang banda, kung mabibilang ito nang mas mababa sa maximum na bilang, ay tinawag bilang isang pinutol na counter.
Upang mapakinabangan ang mga asynchronous na input sa flipflop, ang Asynchronous Truncated counter ay maaaring magamit nang may kombinasyong lohika.
Ang modulo 16 asynchronous counter ay maaaring mabago gamit ang karagdagang mga gate ng lohika at maaaring magamit sa isang paraan na ang output ay magbibigay ng isang dekada (nahahati sa 10) counter output, na kung saan ay kapaki-pakinabang sa pagbibilang ng mga karaniwang numero ng decimal o sa mga arithmetic circuit. Ang ganitong uri ng mga counter na tinawag bilang mga Decade Counter.
Ang Mga Dekada ng Counter ay nangangailangan ng pag-reset sa zero kapag ang output ay umabot sa isang decimal na halaga ng 10.
Kung bibilangin natin ang 0-9 (10 mga hakbang) ang binary number ay magiging -
| Bilang ng Bilang | Numero ng Binary | Desimal na Halaga |
| 0 | 0000 | 0 |
| 1 | 0001 | 1 |
| 2 | 0010 | 2 |
| 3 | 0011 | 3 |
| 4 | 0100 | 4 |
| 5 | 0101 | 5 |
| 6 | 0110 | 6 |
| 7 | 0111 | 7 |
| 8 | 1000 | 8 |
| 9 | 1001 | 9 |
Kaya, Kapag umabot ang output sa 1001 (BCD = 9), kailangang i-reset ang counter. Upang i-reset ang counter, kailangan naming pakainin muli ang kundisyong ito sa pag-reset ng input. Ang counter na binibilang ang 0000 (BCD = 0) hanggang 1001 (BCD = 9), ay tinukoy bilang BCD o Binary-coded Decimal counter.
Timing Diagram ng Asynchronous Decade Counter at ang Truth Table nito
Sa imaheng nasa itaas, isang pangunahing Asynchronous counter na ginamit bilang pagsasaayos ng counter ng dekada gamit ang 4 JK Flip-Flops at isang NAND gate 74LS10D. Ang Asynchronous counter ay bibilang paitaas sa bawat pulso ng orasan na nagsisimula sa 0000 (BCD = 0) hanggang 1001 (BCD = 9). Ang bawat output ng JK flip-flop ay nagbibigay ng binary digit, at ang binary out ay pinakain sa susunod na kasunod na flip-flop bilang isang input ng orasan. Sa pangwakas na output na 1001, na kung saan ay 9 sa decimal, ang output D na Pinakamakahulugan na bit at ang Output A na isang Least Significant bit, kapwa nasa Logic 1. Ang dalawang output na ito ay konektado sa buong input ng 74LS10D. Kapag natanggap ang susunod na pulso ng orasan, ang output ng 74LS10D ay ibabalik ang estado mula sa Logic High o 1 sa Logic Low o 0.
Sa ganitong sitwasyon kapag binago ng 74LS10D ang output, ang 74LS73 JK Flip-flops ay ma-reset habang ang output ng NAND gate ay konektado sa buong 74LS73 CLEAR input. Kapag ang pag-reset ng mga flip-flop, ang output mula D hanggang A lahat ay naging 0000 at ang output ng NAND gate reset pabalik sa Logic 1. Sa naturang pagsasaayos, ang itaas na circuit na ipinakita sa imahe ay naging Modulo-10 o isang dekada na counter.
Ang talahanayan ng Katotohanan ng Decade counter ay ipinapakita sa susunod na talahanayan-
| Clock Pulse | Desimal na Halaga | Output - D | Output - C | Output - B | Output - A |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 2 | 1 | 0 | 0 | 0 | 1 |
| 3 | 2 | 0 | 0 | 1 | 0 |
| 4 | 3 | 0 | 0 | 1 | 1 |
| 5 | 4 | 0 | 1 | 0 | 0 |
| 6 | 5 | 0 | 1 | 0 | 1 |
| 7 | 6 | 0 | 1 | 1 | 0 |
| 8 | 7 | 0 | 1 | 1 | 1 |
| 9 | 8 | 1 | 0 | 0 | 0 |
| 10 | 9 | 1 | 0 | 0 | 1 |
| 11 | 0 | 0 | 0 | 0 | 0 |
Ang imahe sa ibaba ay ipinapakita ang diagram ng tiyempo at ang katayuan ng 4 na output sa signal ng orasan. Ang reset pulse ay ipinapakita rin sa diagram.
Lumilikha ng Asynchronous Counter, Halimbawa, at Kakayahang magamit
Maaari naming baguhin ang cycle ng pagbibilang para sa Asynchronous counter gamit ang pamamaraan na ginagamit sa pagputol ng counter output. Para sa iba pang mga cycle ng pagbibilang, maaari naming baguhin ang koneksyon sa pag-input sa buong NAND gate o magdagdag ng iba pang pagsasaayos ng mga gate ng lohika.
Tulad ng tinalakay natin dati, na ang maximum na modulus ay maaaring ipatupad sa mga bilang ng flip-flop ay 2 n. Para sa mga ito, kung nais naming mag-disenyo ng isang pinutol na asynchronous counter, dapat nating alamin ang pinakamababang lakas ng dalawa, na alinman sa mas malaki o katumbas ng aming ninanais na modulus.
Halimbawa, kung nais nating bilangin ang 0 hanggang 56 o mod - 57 at ulitin mula 0, ang pinakamataas na bilang ng mga flip-flop na kinakailangan ay n = 6 na magbibigay ng maximum na modulus na 64. Kung pipiliin natin ang mas kaunting mga bilang ng mga flip-flop ng Ang modulus ay hindi sapat upang mabilang ang mga numero mula 0 hanggang 56. Kung pipiliin natin ang n = 5 ang maximum na MOD ay magiging = 32, na hindi sapat para sa bilang.
Maaari naming i-cascade ang dalawa o higit pang 4-bit na ripple counter at i-configure ang bawat indibidwal bilang " hinati ng 16" o " hinati sa 8" na mga pormasyon upang makakuha ng MOD-128 o higit pang tinukoy na counter.
Sa segment na 74LS, ang 7493 IC ay maaaring mai-configure sa ganitong paraan, tulad ng kung i-configure namin ang 7493 bilang " hinati ng 16 " na counter at i-cascade ang isa pang 7493 chipset bilang isang " hinati ng 8 " na counter, makakakuha kami ng isang " hatiin ng 128" dalas tagahati.
Ang iba pang mga IC tulad ng 74LS90 ay nag- aalok ng programmable ripple counter o divider na maaaring mai-configure bilang isang paghati sa pamamagitan ng 2, hatiin ng 3 o hatiin ng 5 o iba pang mga kumbinasyon din.
Sa kabilang banda, ang 74LS390 ay isa pang kakayahang umangkop na pagpipilian na maaaring magamit para sa malaking hatiin ng isang numero mula 2 hanggang 50,100 at iba pang mga kumbinasyon din.
Mga Divider ng Dalas
Ang isa sa mga pinakamahusay na gamit ng asynchronous counter ay ang paggamit nito bilang isang divider ng dalas. Maaari naming bawasan ang dalas ng mataas na orasan pababa sa isang magagamit, matatag na halagang mas mababa kaysa sa aktwal na orasan na may mataas na dalas. Kapaki-pakinabang ito sa kaso ng mga digital electronics, application na nauugnay sa tiyempo, mga digital na orasan, makagambala ng mga generator ng pinagmulan.
Ipagpalagay na gumagamit kami ng klasikong NE555 timer IC na isang Monostable / Astable Multivibrator, na tumatakbo sa 260 kilohertz at ang katatagan ay +/- 2%. Madali naming maidaragdag ang isang " Divided by 2" 18-bit ripple counter at makakuha ng 1 Hz stable output na maaaring magamit para sa pagbuo ng 1-segundong pagkaantala o 1-segundo ng pulso na kapaki-pakinabang para sa mga digital na orasan.
Ito ay isang simpleng circuit upang makabuo ng matatag na dalas o oras mula sa isang hindi matatag na mapagkukunan sa pamamagitan ng paghahati ng dalas gamit ang ripple counter. Ang mas tumpak na mga oscillator ng kristal ay maaaring makagawa ng tumpak na mataas na dalas maliban sa mga nagbibigay ng signal.
Mga Kalamangan at Kalamangan ng Asynchronous Counter
Ang mga Asynchronous counter ay madaling maitayo gamit ang flip-flop ng Type D. Maaaring ipatupad ang mga ito gamit ang " split by n " counter circuit, na nag-aalok ng higit na kakayahang umangkop sa mas malaking mga application na nauugnay sa saklaw ng pagbibilang, at ang pinutol na counter ay maaaring makabuo ng anumang bilang ng modulus.
Ngunit, sa kabila ng mga tampok na iyon, ang Asynchronous counter ay nag-aalok ng ilang mga limitasyon at dehado.
Habang ginagamit ang Asynchronous counter, isang kinakailangang muling pagsabay ng mga output na flip-flop na kinakailangan para sa muling pag-synchronize ng mga flipflop. Gayundin, Para sa pinutol na bilang ng pagkakasunud-sunod, kung hindi ito katumbas, kailangan ng dagdag na lohika ng feedback.
Kapag nagbibilang ng isang malaking bilang ng bit, dahil sa chain system, ang pagkaantala ng paglaganap ng sunud-sunod na mga yugto ay naging napakalaki na kung saan ay napakahirap mawala. Sa ganitong sitwasyon, ang mga synchronous na counter ay mas mabilis at maaasahan. Mayroon ding mga bilang ng mga error sa Asynchronous Counter kapag ang mga mataas na frequency ng orasan ay inilapat sa kabuuan nito.