Jk pitik

Ang term na digital sa electronics ay kumakatawan sa pagbuo ng data, pagproseso o pag-iimbak sa anyo ng dalawang estado. Ang dalawang estado ay maaaring kinatawan bilang MATAAS o Mababa, positibo o hindi positibo, itinakda o i-reset na kung saan ay huli na binary. Ang mataas ay 1 at mababa ay 0 at samakatuwid ang digital na teknolohiya ay ipinahiwatig bilang serye ng 0 at 1's. Ang isang halimbawa ay 011010 kung saan ang bawat term ay kumakatawan sa isang indibidwal na estado. Kaya, ang proseso ng pagdidikit sa hardware na ito ay ginagawa gamit ang ilang mga bahagi tulad ng aldaba o Flip-flop, Multiplexer, Demultiplexer, Encoder, Decoder atbp na sama-sama na tinawag bilang Sequential logic circuit.

Kaya, tatalakayin namin ang tungkol sa mga Flip-flop na tinatawag ding latches. Ang mga latches ay maaari ding maunawaan bilang Bistable Multivibrator bilang dalawang matatag na estado. Pangkalahatan, ang mga latch circuit na ito ay maaaring maging alinman sa aktibo-mataas o aktibo-mababa at maaari silang ma-trigger ng TAAS o Mababang signal ayon sa pagkakabanggit.

Ang mga karaniwang uri ng flip-flop ay,

1. RS Flip-flop (RESET-SET)
2. D Flip-flop (Data)
3. JK Flip-flop (Jack-Kilby)
4. T Flip-flop (Toggle)

Sa mga nabanggit na uri lamang ang mga flip-flop ng JK at D ay magagamit sa pinagsamang IC form at malawak din na ginagamit sa karamihan ng mga application. Dito sa artikulong ito tatalakayin natin ang tungkol sa JK Flip Flop.

JK Flip-flop:

Ang pangalang JK flip-flop ay termed mula sa imbentor na si Jack Kilby mula sa mga instrumento ng texas. Dahil sa kanyang kagalingan sa maraming gamit ang mga ito ay magagamit bilang mga IC packages. Ang mga pangunahing aplikasyon ng JK flip-flop ay ang mga rehistro ng Shift, mga rehistro ng imbakan, counter at mga circuit ng kontrol. Sa kabila ng simpleng mga kable ng D type flip-flop, ang JK flip-flop ay may likas na toggling. Ito ay naging isang karagdagang kalamangan. Samakatuwid karamihan sa mga ito ay ginagamit sa mga counter at henerasyon ng PWM, atbp Dito ginagamit namin ang mga pintuang NAND para sa pagpapakita ng JK flip flop

Tuwing mababa ang signal ng orasan, ang pag-input ay hindi makakaapekto sa estado ng output. Ang orasan ay dapat na mataas para sa mga input upang maging aktibo. Samakatuwid, ang JK flip-flop ay isang kinokontrol na Bi-stable latch kung saan ang signal ng orasan ay ang control signal. Kaya, ang output ay may dalawang matatag na estado batay sa mga input na tinalakay sa ibaba.

Talahanayan ng katotohanan ng JK Flip Flop:

Orasan	INPUT	OUTPUT
I-reset	J	K	Q	Q '
X	MABABA	X	X	0	1
TAAS	TAAS	0	0	Walang pagbabago
TAAS	TAAS	0	1	0	1
TAAS	TAAS	1	0	1	0
TAAS	TAAS	1	1	Palitan
MABABA	TAAS	X	X	Walang pagbabago
TAAS	TAAS	X	X	Walang pagbabago
TAAS	TAAS	X	X	Walang pagbabago

Ang J (Jack) at K (Kilby) ang mga input na estado para sa JK flip-flop. Ang Q at Q 'ay kumakatawan sa mga estado ng output ng flip-flop. Ayon sa talahanayan, batay sa mga input, binabago ng output ang estado nito. Ngunit, ang mahalagang bagay na isasaalang-alang ay ang lahat ng ito ay maaaring mangyari lamang sa pagkakaroon ng signal ng orasan. Ito, gumagana tulad ng SR flip-flop para sa mga komplimentaryong input at ang kalamangan ay mayroon itong pagpapaandar na toggling.

Ang representasyon ng JK Flip-Flop gamit ang Logic Gates:

Kaya, sa paghahambing ng tatlong input at dalawang input ng talahanayan ng katotohanan ng gate ng NAND at paglalapat ng mga input na ibinigay sa JK flip-flop katotohanan na talahanayan ang output ay maaaring masuri. Sinusuri ang pagpupulong sa itaas bilang isang istrakturang dalawang yugto na isinasaalang-alang ang nakaraang estado (Q ') na 0

Kapag J = 1, K = 0 at CLOCK = TAAS

Output: Q = 1, Q '= 0. Tama ang pagtatrabaho.

I-reset:

Ang RESET pin ay dapat na maging aktibo TAAS. Ang lahat ng mga pin ay magiging hindi aktibo sa LOW at RESET pin. Samakatuwid, ang pin na ito ay palaging hinila at maaaring mahila lamang kung kinakailangan.

IC Package:

Q	Tunay na Output
Q '	Output ng Papuri
CLOCK	Pag-input ng Orasan
J	Pag-input ng data 1
K	Pag-input ng data 2
I-reset	Direktang I-reset (Mababang aktibo)
GND	Lupa
V CC	Supply boltahe

Ang ginamit na IC ay MC74HC73A (Dual JK-type flip-flop na may RESET). Ito ay isang 14 pin na pakete na naglalaman ng 2 indibidwal na JK flip-flop sa loob. Sa itaas ay ang diagram ng pin at ang kaukulang paglalarawan ng mga pin.

Kinakailangan ang Mga Bahagi:

1. IC MC74HC73A (Dual JK flip-flop) - 1Hindi.
2. LM7805 - 1Hindi.
3. Paglipat ng Tactile - 4Hindi.
4. 9V baterya - 1Hindi.
5. LED (Green - 1; Pula - 1)
6. Mga Resistor (1kὨ - 4; 220kὨ -2)
7. Breadboard
8. Mga kumokonekta na mga wire

JK Flip-flop Circuit diagram at Paliwanag:

Ang pinagmulan ng IC power V _{DD ay} mula sa 0 hanggang + 7V at ang data ay magagamit sa datasheet. Ipinapakita ito sa ibaba ng snapshot. Ginamit din namin ang LED sa output, ang mapagkukunan ay limitado sa 5V upang makontrol ang boltahe ng suplay at boltahe ng output ng DC.

Gumamit kami ng isang LM7805 regulator upang limitahan ang boltahe ng LED.

Praktikal na Pagpapakita at Paggawa ng JK Flip-Flop:

Ang mga pindutan na J (Data1), K (Data2), R (Reset), CLK (Clock) ay ang mga input para sa JK flip-flop. Ang dalawang LEDs Q at Q 'ay kumakatawan sa mga estado ng output ng flip-flop. Ang baterya ng 9V ay kumikilos bilang pag-input sa boltahe regulator LM7805. Samakatuwid, ang kinokontrol na 5V output ay ginagamit bilang Vcc at pin supply sa IC. Kaya, para sa iba't ibang input sa D ang kaukulang output ay maaaring makita sa pamamagitan ng LED Q at Q '.

Ang mga pin na J, K, CLK ay karaniwang hinihila pababa at ang pin R ay hinila. Samakatuwid, ang default na estado ng pag-input ay magiging Mababa sa lahat ng mga pin maliban sa R ​​na estado ng normal na operasyon. Kaya, ang paunang estado ayon sa talahanayan ng katotohanan ay tulad ng ipinakita sa itaas. Q = 1, Q '= 0. Ang ginamit na mga LED ay kasalukuyang limitado gamit ang 220Ohm risistor.

Tandaan: Dahil ang CLOCK ay TAAS sa LOW edge na na-trigger, ang parehong pindutan ng pag-input ay dapat na pindutin nang matagal hanggang sa mailabas ang button na CLOCK.

Sa ibaba inilarawan namin ang iba't ibang mga estado ng JK Flip-Flop gamit ang isang Breadboard circuit na may IC MC74HC73A. Ang isang demonstration na Video ay ibinibigay din sa ibaba:

Estado 1:

Clock– TAAS; J - 0; K - 1; R - 1; Q - 0; Q '- 1

Para sa mga input ng Estado 1 ang RED na humantong glows na nagpapahiwatig ng Q 'upang maging TAAS at GREEN led ay nagpapakita ng Q na maging Mababa. Maaaring mapatunayan ang pagtatrabaho sa talahanayan ng katotohanan.

Tandaan: Nakuha na ang R kaya't hindi na kailangang pindutin ang pindutan upang gawin itong 1.

Estado 2: Clock– MATATAAS; J - 1; K - 0; R - 1; Q - 1; Q '- 0

Para sa mga input ng Estado 2 ang GREEN na humantong glows na nagpapahiwatig ng Q na maging TAAS at PULANG na humantong ay nagpapakita ng Q 'na maging Mababa. Ang pareho ay maaaring ma-verify sa talahanayan ng katotohanan.

Estado 3: Clock– HATAAS; J - 1; K - 1; R - 1; Q / Q '- Magpalipat-lipat sa pagitan ng dalawang estado

Para sa mga input ng Estado 3 ang RED at GREEN leds ay kumikinang na kahalili para sa bawat pulso ng orasan (TAAS hanggang sa mababang gilid) na nagpapahiwatig ng pagkilos na toggling. Ang output toggle mula sa nakaraang estado patungo sa ibang estado at nagpapatuloy ang prosesong ito para sa bawat pulso ng orasan.

Para sa unang orasan na pulso na may J = K = 1

Para sa pangalawang orasan na pulso na may J = K = 1

Estado 4: Clock– LOW; J - 0; K - 0; R - 0; Q - 0; Q '- 1

Tandaan: Nakuha na ang R kaya't kailangan nating pindutin ang pindutan upang gawin itong 0.

Ipinapakita ng output ng Estado 4 na ang mga pagbabago sa pag-input ay hindi nakakaapekto sa ilalim ng estado na ito. Ang output RED led glows na nagpapahiwatig ng Q 'na maging TAAS at GREEN na humantong ay nagpapakita ng Q na maging Mababa. Ang estado na ito ay matatag at mananatili doon hanggang sa susunod na orasan at ang input ay inilapat na may RESET bilang HIGH pulse.

Estado 5: Ang natitirang mga estado ay Walang mga estado ng pagbabago kung saan ang output ay katulad ng nakaraang estado ng output. Ang mga pagbabago ay hindi nakakaapekto sa mga estado ng output, maaari kang mag-verify gamit ang Talahanayan ng Katotohanan sa itaas.

Ang kumpletong pagtatrabaho at lahat ng mga estado ay ipinakita rin sa Video sa ibaba.